Systèmes informatiques : Une perspective du programmeur (Édition mondiale) : L'architecture des instructions Y86-64

Le Architecture des jeux d'instructions (ISA) sert de contrat fondamental entre logiciel et matériel. Il définit l'état visible par le programmeur ainsi que les opérations spécifiques exécutées par le processeur. L' ISA Y86-64 est un sous-ensemble pédagogique de x86-64, qui simplifie les conceptions complexes CISC en un modèle plus gérable tout en conservant les appels de procédure intensifs en registres.

1. État visible par le programmeur

L'état comprend le Fichier de registres (RF) composé de 15 registres, Codes de condition (CC) utilisés pour le contrôle de flux, le Compteur de programme (PC), ainsi qu'un Code d'état (Stat) indiquant une opération normale (AOK), une interruption (HLT) ou des erreurs (ADR/INS).

2. Caractéristiques CISC vs. RISC

Alors que x86-64 est classique CISC, Y86-64 tend vers RISC avec encodages de longueur fixe et une architecture stricte d'architecture charge/sauvegarde, où la mémoire n'est accessible que via des instructions de déplacement spécifiques telles que rmmovq rA, D(rB).

TERMINALbash — 80x24

> Ready. Click "Run" to execute.

QUESTION 1

Modify the sum function (Figure 4.6) to implement absSum using a conditional jump. Which approach is most architecturally sound for Y86-64?

Using jge to skip a subq instruction that negates the value.

Using a call to a separate absolute value function.

Using a memory-to-memory comparison.

Changing the status code to INS if the value is negative.

QUESTION 2

When implementing absSum with conditional move (cmovXX), how do we handle the sign inversion?

Subtract the value from zero in a temporary register, then cmovl the negative result back.

Use the iaddq instruction to flip the bits.

Y86-64 performs sign inversion automatically during mrmovq.

Conditional moves cannot be used for arithmetic logic.

QUESTION 3

What is the byte encoding for the sequence: irmovq $15, %rbx; rrmovq %rbx, %rcx? (Starting at 0x100)

0x100: 30 f3 0f 00 00 00 00 00 00 00; 0x10a: 20 31

0x100: 30 3f 0f 00; 0x104: 20 13

0x100: 60 31; 0x102: 30 f3

0x100: 70 00; 0x102: 20 31

QUESTION 4

Determine the HCL code for the control signal mem_write in a SEQ processor.

bool mem_write = icode in { IRMMOVQ, IPUSHQ, ICALL };

bool mem_write = icode in { IMRMOVQ, IPOPQ, IRET };

bool mem_write = (valE == valM);

bool mem_write = stat == AOK;

QUESTION 5

In the PIPE implementation, when should the signal E_bubble be set?

On mispredicted branches or load-use hazards.

Every time the PC is updated.

Only when the processor hits a HALT instruction.

When the Register File is being read.